Eletrónica de Reduzida Tensão e Gestão de Potência

Objectivos

Pretende-se que os alunos aprendam tecnicas de projecto de circuitos integrados analógicos e de modo misto a operar a tensões de alimentação muito reduzidas em tecnologias CMOS de escala nanométrica avançadas e circuitos de gestão de potencia em tecnologia CMOS.

Caracterização geral

Código

11459

Créditos

6.0

Professor responsável

Nuno Filipe Silva Veríssimo Paulino

Horas

Semanais - 4

Totais - 48

Idioma de ensino

Inglês

Pré-requisitos

Ter obtido aprovação nas disciplinas de

  • Nanocircuitos e Sistemas Analógicos (NSA), 
  • Eletrónica I 
  • Eletrónica II.

Bibliografia

          [opção 1 / option 1] Andreia Baschirotto, Low-Voltage Analog CMOS Design in scaled CMOS technology (course slides)

-          [opção 2 / option 2] Willy Sansen, Analog Design Essentials, 2006, Springer.

Método de ensino

1- exposição da matéria: através de um conjunto de aulas com perfil de sessão de trabalho em que se promove a participação dos formandos. A exposição é suportada em informação escrita no quadro, sincronizada com slides. A componente multimédia, incluindo animações, e através de e-learning no moodle@FCT. Cada  tópico é suportado em análise de casos reais 

2- Privilegiar uma estratégia “hands-on”, suportada em 2 projetos em ferramenta de CAD avançado.

Método de avaliação

A avaliação final é obtida com base nas classificações obtidas nas componentes teórica (NT) e prática (NP).

A primeira (NT) é atribuída um peso de 30% e os restantes 70% são obtidos da componente prática. Para obter aprovação na disciplina, cada uma das componentes terá de atingir um nível individual superior ou igual a 9,5 valores, traduzindo-se numa nota final superior ou igual a 9,5 valores.

(NF = 30%*NT + 70%*NP)

A componente teórica (NT, com peso total de 30%) pode ser obtida através de 2 testes correspondendo a um peso de 15% cada um. A média dos dois testes deverá ser superior ou igual a 9,5 valores para garantir aprovação na componente teórica. Em alternativa, o aluno poderá optar pelo exame de recurso, com peso de 30% e nota mínima de 9,5 valores.

A componente prática (NP, com peso total de 70%) é obtida através da classificação de dois projetos a entregar no decurso do semestre. Cada projeto tem um peso 35% para a nota final, sendo necessário atingir uma média final de 9,5 valores na componente prática. A classificação de cada projeto é obtida com base nos resultados obtidos, relatório e resposta a questionário individual no moodle@FCT.

NF=(15%*NotaTeste1+15%*NotaTeste2)+(35%NotaProjeto1+35%NotaProjeto2), com

  • NT=(NotaTeste1+NotaTeste2)/2 >= 9,5 valores
  • NP=(NotaProjeto1+NotaProjeto2)/2 >= 9,5 valores

Em alternativa, NF=(30%*NotaExame)+35%NotaProjeto1+35%NotaProjeto2), e

  • NT=NotaExame >= 9,5 valores
  • NP=(NotaProjeto1+NotaProjeto2)/2 >= 9,5 valores

A frequência da disciplina é obtida pela presença (mínima) em metade das aulas de laboratório/projeto e entrega obrigatória dos dois projetos da disciplina. A frequência na disciplina é válida por um ano.

Conteúdo

Introdução da metodologia de projeto de circuitos CMOS gm/ID

Analise de ruido térmico e rejeição de ruído da alimentação em circuitos CMOS.

Topologias avançadas de amplificadores e de comparadores para operarem com tensões de alimentação reduzidas

Circuitos de geração de tensão de referência insensíveis à temperatura (bandgap)

Sistemas de gestão de potência para SOCs

Circuitos de conversão DC-DC baseados em condensadores comutados.

Circuito de controlo para conversores DC-DC